过去二十年,全球 IP 流量从 2000 年的不到 200 GB/天膨胀到 2025 年的 5.3 TB/秒,年复合增长率依旧高达 26%。流量洪峰的背后,是云计算、AI 训练、8K 视频、工业视觉、车联网等场景对“更大带宽、更低延迟、更高能效”的无限饥渴。网络基础设施的每一次代际跃迁,都必须在标准、接口、连接器三条主线同时取得突破,否则就会出现“速率到而生态未到”的断层。本文沿着“速率—标准—接口—连接器—测试—未来”六段论,拆解高速网络从 10 M 到 1.6 T 的演进逻辑,并给出数据中心、运营商、企业网三大场景的落地建议。
速率演进:从 10 M 到 1.6 T 的“十倍速”定律
以太网速率大体遵循“十年十倍”规律:
1995 年 100 M(802.3u)→ 1998 年 1 G(802.3z)→ 2006 年 10 G(802.3ae)→ 2010 年 40/100 G(802.3ba)→ 2017 年 200/400 G(802.3bs)→ 2025 年 800 G(802.3df)→ 2026 年 1.6 T(802.3dj 立项)。
InfiniBand 则更快:2015 年 EDR 100 G,2021 年 NDR 400 G,2025 年 XDR 800 G,2026 年 GDR 1.6 T。
速率提升的物理本质,是用更高符号率或更多并行通道换取单位 bit 能耗下降。当单通道 112 GBd PAM4 走到 PCB 极限时,产业转向“多光纤并行 + 硅光共封”组合,于是连接器从 2 芯 LC 走向 8/16/32 芯 MPO,再走向可插拔 VSFF(SN/MDC)和共封光学(CPO)。
标准演进:IEEE、OIF、TIA、InfiniBand 的四重奏
IEEE 802.3:定义 MAC/PHY 层速率、距离、介质、纠错码。2025 年 7 月发布的 802.3df 首次将 800 GbE 正式纳入标准,采用 8×100 G 或 4×200 G PAM4 两种实现方式;1.6 T 版本 802.3dj 已在 2024 年 9 月启动,目标 2026 Q4 发布。
OIF:专注芯片到模块电接口。2023 年发布的 CEI-112G-XSR 定义 112 GBd PAM4 短距(<50 mm)芯片到光引擎电口;2025 年 4 月发布 CEI-224G-VSR 白皮书,为 1.6 T 时代 224 GBd 电接口铺路。
TIA:负责布线系统。2025 年 1 月发布的 TSB-6000 把 400 G/800 G 多模、单模、铜缆、同轴的距离—衰减—带宽指标一次性归总,成为数据中心设计师的“速查表”。
InfiniBand Trade Association(IBTA):面向 HPC 和 AI 集群,2025 版规范引入 800 G XDR,采用 8×100 G PAM4,FEC 从 RS(544,514) 升级到 RS(544,514) + Interleaving,延迟依旧低于 100 ns,与以太网延迟差距缩小到 30 ns 以内,为“以太网化”打开大门。
接口演进:从 RJ-45 到 CPO 的“三次拆分”
第一次拆分:电口→光口(1999 年 GBIC)
GBIC 把电 SERDES 与光收发分置,第一次实现“介质无关”可插拔,奠定 SFP、XFP、QSFP 家族雏形。
第二次拆分:四通道并行(2009 年 QSFP+)
40 G 时代首次用 4×10 G 并行突破 10 G 单通道瓶颈,随后 QSFP28(4×25 G)、QSFP56(4×50 G PAM4)、QSFP-DD(8×50 G PAM4)沿同样拓扑倍增,成为数据中心最长寿封装。
第三次拆分:光电共封(2024 年 CPO)
当 224 GBd 电通道损耗突破 30 dB,可插拔模块功耗逼近 25 W,硅光引擎与交换芯片被迫“合封”在同一有机基板,光纤通过 VSFF 连接器直接跳线到主板,省掉可插拔外壳、CDR、DSP 三大功耗源。Intel 2025 年发布的 CPO 原型把 51.2 T 交换芯片 + 64 个 1.6 T 硅光引擎合封,整体功耗从 950 W 降到 550 W,光纤连接器数量却从 256 根 LC 增加到 1024 根 SN,布线密度提高 4 倍。
连接器演进:密度、损耗、成本的不可能三角
双工 LC → MPO8 → MPO16
100 G 时代主流 MPO8 支持 4×25 G SR4;400 G 演进为 MPO16(8×50 G PAM4 SR8);800 G 则出现 MPO24(8×100 G PAM4 DR8)或双 MPO12 方案。
VSFF 连接器
SN(Senko)与 MDC(US Conec)把 2 芯尺寸压缩到 LC 的 1/3,单个 1U 面板可部署 128 口 400 G,成为谷歌、Meta 下一代 AI 集群标配。
APC vs. UPC
200 G 以上多模链路反射预算 < -35 dB,APC 8° 斜面抛光可把回损压到 -55 dB,已逐步取代传统 UPC;单模 400 G DR4 更要求 -57 dB,APC 成为默认选项。
电镀与材料
LCP + PTFE 介电常数 < 3.2,损耗角正切 < 0.002,可把 56 GBd 差分插入损耗压到 -1.5 dB;接触区选镀 0.4 μm 硬金,焊接区镀 3 μm 镍 + 0.05 μm 软金,兼顾插拔寿命与可焊性。
测试标准
IEC 60512-28-100 定义 56 GBd 以上高速连接器 TDR 阻抗、IL、RL 测试方法;2025 年新草案增加 224 GBd 眼图模板与多端口串扰矩阵,为 1.6 T 量产铺路。
典型场景落地:数据中心、运营商、企业网
超大规模 AI 集群
GPU 服务器单卡 400 G,32 卡胖树拓扑需 640 条 400 G 链路,光纤芯数 10 240(SR8)。采用 MPO16 预端接光缆 + VSFF 面板,可把布线面积缩小 40%,施工时间从 3 天压到 8 小时。
运营商 5G 承载
城域 25 G/50 G 前传已规模部署,核心汇聚向 400 G 相干演进。利用 802.3cu 400GBASE-ZR(OIF 400ZR)可在一对单模光纤上实现 120 km 传输,省掉传统 DWDM 子系统,CAPEX 下降 35%。
企业园区
Wi-Fi 7 AP 理论速率 46 G,需 2×10 G LAG 上行;2026 年 Wi-Fi 8 草案将冲到 100 G,意味着 100 G 下行 PoE++ 交换机必须提前到位。采用 100GBASE-SR2(2×50 G PAM4)可复用 OM4 布线,距离 70 m,满足 90% 楼宇垂直子系统。
未来展望:1.6 T 之后的四条技术路线
电通道:224 GBd PAM4 已逼近 7 nm 芯片极限,448 GBd 需依赖 3 nm + 硅光互连,预计 2028 年 CEI-448G-VSR 白皮书发布。
光通道:单波 200 G 相干色散瓶颈显现,下步路线是 4D-64QAM 单波 400 G 或 128QAM 单波 600 G,配合 C+L 波段可让单纤容量突破 100 T。
封装:CPO 之后是 OIO(Optical I/O),把硅光引擎直接做在处理器、GPU、HBM 旁边,实现芯片间光互连,Intel 实验室 2025 年已展示 4 Tbps OIO 原型,能效 0.3 pJ/bit。
智能连接器:内置微透镜 + 光纤布拉格光栅,可实时监测温度、应力、插拔次数,通过 NFC 回传运维平台,实现“光纤可观测性”,预计 2027 年商用。
总结
高速网络的演进是一部“速率倒逼接口、接口倒逼连接器、连接器倒逼材料与工艺”的硬核史。标准组织、芯片厂商、连接器厂、测试机构、数据中心运营商五方博弈,任何一环掉链子都会让“十倍速”定律暂时失效。站在 1.6 T 的门口,我们既要看到硅光、CPO、VSFF 带来的无限潜力,也要清醒认识到 224 GBd 以上生态链尚未成熟。对决策者而言,提前布局 OM4/OM5 光纤、MPO16 预端接、VSFF 配线、APC 抛光、硅光测试平台,将是赢得下一波 AI 流量红利的“先手棋”。高速网络没有终点,只有下一跳。