当前位置：智能制造网资讯中心行业动态

十大行业巨头齐聚一起，共同打造小芯片互连标准

2022-03-03 09:16:34来源：快科技关键词：小芯片芯片间协议阅读量：21994

导读：芯片巨头们在推动先进工艺的同时，也在全力开发新的封装技术，将多颗不同工艺、不同功能的小芯片，通过2D、2.5D、3D等各种方式，整合在一起，更灵活地制造大型芯片。

　　3月2日，ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微软、高通、三星、台积电十大行业巨头联合宣布，成立行业联盟，共同打造小芯片互连标准、推进开放生态，并制定了标准规范“UCIe”。

　　UCIe标准的全称为“Universal Chiplet Interconnect Express”(通用小芯片互连通道)，在芯片封装层面确立互联互通的统一标准。

　　UCIe 1.0标准定义了芯片间I/O物理层、芯片间协议、软件堆栈等，并利用了PCIe、CXL两种成熟的高速互连标准。

　　该标准最初由Intel提议并制定，后开放给业界，共同制定而成。

　　UCIe标准面向全行业开放，相关白皮书已提供下载，规范也可以联系UCIe联盟获得。

　　随着行业、技术的变化，传统单一工艺、单一芯片的做法难度和成本都越来越高，亟需变革。

　　数据显示，10nm芯片的设计成本为1.744亿美元，7nm芯片飙升到2.978亿美元，5nm芯片更是高达5.422亿美元，即便是行业巨头也越来越吃力。

　　为此，芯片巨头们在推动先进工艺的同时，也在全力开发新的封装技术，将多颗不同工艺、不同功能的小芯片，通过2D、2.5D、3D等各种方式，整合在一起，更灵活地制造大型芯片。

　　AMD目前的锐龙、霄龙处理器，Intel未来的酷睿、至强处理器，都是典型的小芯片。

　　Intel Ponte Vecchio计算加速卡更是集大成者，4844平方毫米的空间内封装了多达63个Tile小芯片单元，使用五种不同的制造工艺，晶体管总数超过1000一个。

　　当然，以往的小芯片封装都是各家厂商自行其是，而新的UCIe标准规范，让不同厂商的小芯片互通成为可能，允许不同厂商、不同工艺、不同架构、不同功能的芯片进行混搭，x86、ARM、RISC-V集成在一起也不是不可能。

　　事实上，就在日前，Intel明确提出要推动开放的小芯片平台，并横跨包括但不限于x86、ARM、RISC-V等多样化指令集，打造模块化产品。

　　显然，Intel当时说的就是这个UCIe联盟。

　　原标题:AMD、ARM、Intel、高通、三星、台积电等十巨头在一起！打造小芯片互通规范

上一篇：碳达峰碳中和又一关键——“东数西算”正式启动

下一篇：获评2021年度江西省管理创新示范企业有哪几家？

我要评论

昵称

匿名

文明上网，理性发言。（您还可以输入200个字符)

表情

所有评论仅代表网友意见，与本站立场无关。

外媒：英特尔计划将重点放在人工智能和芯粒等未来技术上
据外媒报道，英特尔正在整合芯粒、人工智能等一系列新技术，并正在制定严密的制造进步路线图。
英特尔人工智能小芯片
2024-01-23 09:28:37
国产Chiplet标准将出炉，小芯片迎来大爆发？
据IBS统计，一个28nm芯片的设计成本在4000万美元，16nm芯片设计成本约1亿美元，而5nm芯片的设计成本更高达5.4亿美元。工艺微缩的前景几乎打破摩尔定律 “投资发展制程——芯片生产成本降低——制程再投资”的逻辑。
摩尔定律小芯片国产芯片
2022-03-21 10:26:06

版权与免责声明：

凡本站注明“来源：智能制造网”的所有作品，均为浙江兴旺宝明通网络有限公司-智能制造网合法拥有版权或有权使用的作品，未经本站授权不得转载、摘编或利用其它方式使用上述作品。已经本网授权使用作品的，应在授权范围内使用，并注明“来源：智能制造网”。违反上述声明者，本站将追究其相关法律责任。

本站转载并注明自其它来源（非智能制造网）的作品，目的在于传递更多信息，并不代表本站赞同其观点或和对其真实性负责，不承担此类作品侵权行为的直接责任及连带责任。如其他媒体、平台或个人从本站转载时，必须保留本站注明的作品第一来源，并自负版权等法律责任。如擅自篡改为“稿件来源：智能制造网”，本站将依法追究责任。

鉴于本站稿件来源广泛、数量较多，如涉及作品内容、版权等问题，请与本站联系并提供相关证明材料：联系电话：0571-89719789；邮箱：1271141964@qq.com。